四路定时抢答器
目录
1. 摘要--------------------------------------------------------2 2设计任务--------------------------------------------------2 3. 设计方案比较--------------------------------------------2
3.1方案一-----------------------------------------------------------------------------3 3.2方案二------------------------------------------------------------------------------4 3.3方案比较--------------------------------------------------------------------------5
4. 电路原理系统框图--------------------------------------6 5. 电路模块--------------------------------------------------6
5.1抢答电路----------------------------------------------------------------------------6 5.2定时电路----------------------------------------------------------------------------9 5.3秒脉冲产生电路-------------------------------------------------------------------11 5.4报警电路----------------------------------------------------------------------------12 5.5计分电路----------------------------------------------------------------------------13 5.6整体电路----------------------------------------------------------------------------14
6. 电路仿真--------------------------------------15
结束语-------------------------------------------16 致谢----------------------------------------------16 参考文献----------------------------------------16 附录----------------------------------------------17
1. 摘要
本文主要介绍两种用74系列常用集成电路设计的数码显示4路抢答器的电路组成、设计四路及功能以及两种方案的对比。该抢答器除了有基本强大功能以及要求设计功能外还包括有报警、抢答积分等功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。若抢
答人回答问题错误，本轮无效；若抢答人回答问题有效，则主持人可在控制键上为抢答人的计分器上加分。
2. 设计任务
任务：设计一个可同时供4名选手或4个代表队参加比赛的智力竞赛抢答器，。 要求：1) 主持人可控制系统清零和抢答的开始。
2) 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED 数码管上显示出选手的编号，同时封锁抢答输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 3) 抢答器具有定时抢答的功能，且一次抢答的时间可以设定。当主持人启动控制开关后，要求定时器立即减计时，并用显示器显示。
4）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人清零为止。
5）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统进行报警并封锁抢答输入电路，禁止选手超时后抢答，定时显示器上显示0。 6）对设计电路进行仿真。
3. 设计方案比较 3.1设计方案一：
方案一中使用元器件如下表（暂时不算计分器中所需元件，应为计分器两方案中完全一样，图形中添加后图形较为繁琐，方案二中同样暂时取消计分器）：
3.2设计方案二：
方案二中使用元器件如下表
3.3方案比较
本次课程设计是基于数字电子基础来完成的，我们所设计的抢答器应该具有普遍适
用性，同时应该具有一定的经济性。在方案比较中我们应该以适用性、和经济性来作为方案比较的核心思想。
首先从经济上来看，方案一中使用的芯片较多而方案二中的逻辑门较多，在经济性上，两者相差不大。其次从实用性上来看，方案一中抢答者开关的选择没有方案二中有适用性。在时间调节方面，方案二虽然可以调节1-99秒中全部的时间，适用范围较光，但容易出错；方案一中虽然可调性较小，但胜在方便。相比而言，方案一可以更简便的进行更多人的抢答修改。
总体而言，个人认为方案二更加具有适用性，所以我选择方案二
4. 电路原理系统框图
该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码电路和译码显示电路，最后显示的是抢答选手
的编号，信号还与报警电路相连接，所以当有选手抢答时同时实现编号显示和报警提示。另外由主持人控制开关以及对抢答者答案的判断后对其进行加分或跳过本轮。同时当主持人按下可以抢答的开关后，计时电路开始工作，设定一定的时间后，当时间到后，报警器响，同时锁存器被锁住，选手再抢答无效。
5. 电路模块 5.1抢答电路
该电路完成两个功能：一是分辨出选手按键的先后，并锁存电平信号，并通过译码显示电路显示编号；二是使其他选手的抢答信号处于无效状态。该电路主要由4D 锁存器74LS175、优先编码器74LS148和四段数码管组成。首先介绍主要芯片的逻辑功能。
74LS175是常用的四D 锁存器，它的引脚图如图1所示，功能表如图2所示
图1
图2
74LS148是有八个输入端，三个输出端的优先编码器，它的功能是判断抢答选手的编号，并对编号进行编码。它的引脚图如图3所示，功能表如图4所示。
图3.74LS148引脚图
图4.74LS148功能表
四段数码管输出高电平有效，其引脚图如图5所示
图5
根据各芯片功能，画出抢答电路，如图6所示。
图6
抢答电路的工作原理：一开始，主持人开关置于0，74LS175处于锁存状态，任何选手抢答都去无效。此时74LS148的GS =1，EO=0，数码管所接受信号都为低频信号，所显示数字为0。当主持人宣布开始抢答，开关置于1，74LS175处于等待状态，当任意一个选手按下抢答按钮后，73LS175开始工作，与输入端对应的所接输出端为低电平，低电平经过74LS148编码后输出的是一组与输入对应的三位二进制数，反相后经过译码显示电路将对应的编号显示出来。将锁存器74LS175所接输出经过与非门后，在用反相器与高脉冲、计时器信号想与，则当74LS175输出中有一低电频时，74LS175锁存器将被锁存，即使其他选手再按动按钮，也不会再有输出。这样，一轮抢答完成，当主持人将开关置于0时，74LS175输出全为1，EO=0，使数码管灯全灭，并且74LS175进入锁存状态。等待下一轮抢答的开始。
5.2定时电路
本电路要求具有定时抢答功能，并且定时时间由主持人设定，因此要设设计定时电路。该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、四段数码管组成。
S192是具有置数和清零功能的同步十进制减计数器，其引脚图和功能表分别如图7和图8所示。
图7 74LS192引脚图
图8 74LS192功能表
定时电路如图9所示
图9
定时电路的工作原理：首先主持人根据题来确定抢答时间，在电路中科设定的时间为1-99秒，并通过74LS192的置数端将时间输入，抢答开始前主持人将开关置低电平，处于清零锁存状态，当主持人将开关置于高电平，即开始抢答，此时，由秒脉冲电路产生的秒脉冲信号进入74LS192，使芯片由预置数开始减计数工作，若没有选手抢答，一直减计数至00，产生报警，同时输出端13由高电平变成低电平，阻止了秒脉冲信号进入计数器，计数器停止工作。若计时期间有人抢答，则输入至U5中的抢答信号为低电平，与秒脉冲信号经过与门后，输出信号为低电频，将秒脉冲信号截断，74LS192停止工作，数脉管显示此刻时间，并不在改变。
5.3秒脉冲产生电路
为了准确地计时，本设计需要内部秒脉冲产生电路，即能产生周期为一秒的脉冲的电路。
555定时器是一种集模拟、数字于一体的中规模集成单路，其应用极为广泛。其引脚图如图10所示。
图10
如图11所示为用555设计的秒脉冲产生电路。
图
11
因为周期为一秒，所以频率是1赫兹。 所以555的3端输出的频率为：
f=1/t≈1.43/[(R1+2R2)C2] ≈1HZ
我们采用的电阻和电容值分别是:
R1=10KΩ，R2=10KΩ，C2=47uf,满足上式，即得到的是秒脉冲，该电路中，电容C1的作用是抗干扰
5.4报警电路
为设计合理，并且在实际应用中广泛应用，必须设计报警电路，该电路主要由555组成，电路如图12所示。
图12
图中555定时器用来构成多谐振荡器，震荡频率3端的输出脉冲频率为：
f ≈1.43/[(R3+2R4)C1]≈10000HZ
当有人在限定时间内抢答时，U14输出为高电频与计时电路中74LS192的13端相与，则当只有在有效时间内抢答，U16中输出才为高点频与高频脉冲信号相与后，报警器会响。U17一段接在主持人开关上另一端接在74LS192的13端相与，输出信号再与高频脉冲相与，则当主持人打开开关，且计时器至0时，报警器会响，此时即提醒抢答者再无法抢答。
5.5计分电路
所设计电路在实际中能广泛利用，需设计有效的计分电路。设计电路如图13所示
图13
计分电路主要有74LS192、四段数码管组成。由于计分电路直接接电源，则其一开始就显示为0，主持人除了有控制抢答开始键外，还拥有对抢答者回答是否正确而进行加分的按键。74LS192的UP 端一直接高电频，当主持人认为所抢答者抢答正确时，按
下其对应的加分键，则UP 端为低电平，产生一个脉冲信号，显示器上加1。而当主持人按下非抢答者的加分键时，器所按键对应者不加分。
5.6整体电路
所设计整体电路，如图14所示
图14
下面介绍抢答电路整体工作原理。
首先是各个选手分别对应的按钮编号是S1、S2、S3、S4，抢答后显示器上显示的分别是1、2、3、4。
然后是主持人对整个电路系统清零，将开关置于“清零”的位置，输出低电平，分为三路：一路输出到74LS175的使能端MR ，此时锁存器不锁存数据，所以抢答部分显示器全部显示为0，实现了清零，同时，使74LS175处于锁存状态；另一路低电平输出到计数器74LS192的PL 端，而CR 端也是低电平，所以使得对应显示器输出预置的数据；三是与U17与门相接，输出是低电平所以没有报警信号。
接下来主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片
74LS192的四个输入端P3、P2、P1、P0的高低电平来进行，即在所用开关上进行调节（可调节范围为1-99，但单独显示中，不能高于9，即调节不能超过1001）。当主持人将开关置于高电平位置后，输出为高电平，此高电平有三路方向：一路输出74LS175的MR 端；另一路输出到74LS192的PL 端，使其处于高电平而开始减计数；还有一路与计数器中十位的74LS192的13端相与，控制报警器。
当任意一个选手抢答时，四D 锁存器74LS175工作，与输入端相对应的输出端输出低电平，则锁存器输出的八位电平经8～3八位优先编码器编码输出的A1～A3再经反相后成为与输入信号相对应的三位二进制码，则显示器上显示对应的编号。此时，74LS175输出端信号全部经过与非后，产生一低电平信号并与脉冲信号相与，起到一截断作用，则产生所存功能，其他选手若再按动对应按钮也无对应输出，，即实现了抢答功能；同时，由于抢答端产生高电平，所有输出经过或门后产生一高电平，与高频脉冲信号相与后，产生一高频脉冲信号并进入报警器，驱动报警电路发出声响，即实现了发声提示的功能；同时，74LS175中有一输出端产生一低电平，74LS175所有输出端经过与非门后，产生一高电频，再经非门后为低电平，与秒脉冲相与后，产生一截断效果，即计数器停止工作，计时显示停止位此时时刻，并不再改变，即实现了暂停减计数使其记录抢答时间的功能；若没有选手按动按钮，则74LS175输出全为高电平，显示器上显示为0；若到定时部分计数器倒计时到00还无选手按动按钮的话，十位74LS192的13端输出低电平，将此输出低电平经反向器后与高频脉冲相与，使高频脉冲的脉冲刺激报警电路发声提示；当抢答者抢答成功，并回答正确后，主持人通过按键可在计分器上为器计分。 所设计电路完全实现所要求功能，并在要求功能的基础上，添加了报警功能及主持人为抢答者计数的功能。
6. 电路仿真
本次设计使用Proteus 软件进行仿真，本设计的抢答部分，定时部分，控制报警部分、计分部分及整体电路均可在Proteus 中得到满足设计任务要求的效果。使用这个软件的主要原因是应为，这个软件的仿真效果比较强大，能仿真多种情况，并且能直观的看出仿真结果，其次导线连接以及元器件的查找也比较方便。
结束语
本次设计有很多地方并没有达到完美的效果，因为很多地方的想法用当前所学的知识可能无法完全解决。
设计任务以及要求都完全实现了。这次课程设计时间虽然有点匆忙，并且有考试参杂在设计课程时间内，设计样本可能有些粗糙，但所有的功能都实现了，并在要求的基础上添加了许多功能。由于设计的并不完美，可能在实际中无法完全应用，是本次实验最遗憾的地方。希望在日后所学的课程中，能将不完美的地方合理补全。
由于这些天不停的设计与改动，对常用的芯片无论是从功能上，还是构造上都在了更深的了解，同时这是对理论上的一种实际应用，虽然没有实物，但是仿真结果是很理想的。在设计过程是一个小失误是很致命的，可能会导致整个电路的崩溃，但长时间的修改与不停的思考，终究克服了许多困难，合理的完成了设计。这也是对个人能力的一种加强。
本次设计获益良多，虽然时间短暂，但学会了很多。希望在日后的设计中，能有更多的时间以及基础做设计。
致谢
首先感谢老师在设计中给了很多宝贵的建议，并在设计中得到了体现。同时感谢同组者：鲍宏超、王琨给予的帮助。
参考文献
《数字电子技术基本教程》 阎石 清华大学出版社 《电路与电子技术实验》 电工电子实验中心
附录
1. 最总所需元件清单
按照方案二所设计电路，所需的全部元器件清单，如下表，包括计分器部分所需要的元器件
芯片资料
4. （主要是方案1中未介绍的芯片）
4.1 74LS48
七段数码管译码器驱动器
3.2 74L373 八D 锁存器
3.3 74LS148
8线－3线优先编码器
引脚图
真值表
3.4 74LS83
4位二进制全加法器
引脚图
真值表
附件1：
课 程 设 计
题 目
学 院
专 业
班 级
姓 名
指导教师
四路定时抢答器设计 自 动 化 自动化 自动化1105 黄 腾 龚
跃 玲
2013 年 7 月 2 日
四路定时抢答器
目录
1. 摘要--------------------------------------------------------2 2设计任务--------------------------------------------------2 3. 设计方案比较--------------------------------------------2
3.1方案一-----------------------------------------------------------------------------3 3.2方案二------------------------------------------------------------------------------4 3.3方案比较--------------------------------------------------------------------------5
4. 电路原理系统框图--------------------------------------6 5. 电路模块--------------------------------------------------6
5.1抢答电路----------------------------------------------------------------------------6 5.2定时电路----------------------------------------------------------------------------9 5.3秒脉冲产生电路-------------------------------------------------------------------11 5.4报警电路----------------------------------------------------------------------------12 5.5计分电路----------------------------------------------------------------------------13 5.6整体电路----------------------------------------------------------------------------14
6. 电路仿真--------------------------------------15
结束语-------------------------------------------16 致谢----------------------------------------------16 参考文献----------------------------------------16 附录----------------------------------------------17
1. 摘要
本文主要介绍两种用74系列常用集成电路设计的数码显示4路抢答器的电路组成、设计四路及功能以及两种方案的对比。该抢答器除了有基本强大功能以及要求设计功能外还包括有报警、抢答积分等功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。若抢
答人回答问题错误，本轮无效；若抢答人回答问题有效，则主持人可在控制键上为抢答人的计分器上加分。
2. 设计任务
任务：设计一个可同时供4名选手或4个代表队参加比赛的智力竞赛抢答器，。 要求：1) 主持人可控制系统清零和抢答的开始。
2) 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED 数码管上显示出选手的编号，同时封锁抢答输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 3) 抢答器具有定时抢答的功能，且一次抢答的时间可以设定。当主持人启动控制开关后，要求定时器立即减计时，并用显示器显示。
4）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人清零为止。
5）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统进行报警并封锁抢答输入电路，禁止选手超时后抢答，定时显示器上显示0。 6）对设计电路进行仿真。
3. 设计方案比较 3.1设计方案一：
方案一中使用元器件如下表（暂时不算计分器中所需元件，应为计分器两方案中完全一样，图形中添加后图形较为繁琐，方案二中同样暂时取消计分器）：
3.2设计方案二：
方案二中使用元器件如下表
3.3方案比较
本次课程设计是基于数字电子基础来完成的，我们所设计的抢答器应该具有普遍适
用性，同时应该具有一定的经济性。在方案比较中我们应该以适用性、和经济性来作为方案比较的核心思想。
首先从经济上来看，方案一中使用的芯片较多而方案二中的逻辑门较多，在经济性上，两者相差不大。其次从实用性上来看，方案一中抢答者开关的选择没有方案二中有适用性。在时间调节方面，方案二虽然可以调节1-99秒中全部的时间，适用范围较光，但容易出错；方案一中虽然可调性较小，但胜在方便。相比而言，方案一可以更简便的进行更多人的抢答修改。
总体而言，个人认为方案二更加具有适用性，所以我选择方案二
4. 电路原理系统框图
该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码电路和译码显示电路，最后显示的是抢答选手
的编号，信号还与报警电路相连接，所以当有选手抢答时同时实现编号显示和报警提示。另外由主持人控制开关以及对抢答者答案的判断后对其进行加分或跳过本轮。同时当主持人按下可以抢答的开关后，计时电路开始工作，设定一定的时间后，当时间到后，报警器响，同时锁存器被锁住，选手再抢答无效。
5. 电路模块 5.1抢答电路
该电路完成两个功能：一是分辨出选手按键的先后，并锁存电平信号，并通过译码显示电路显示编号；二是使其他选手的抢答信号处于无效状态。该电路主要由4D 锁存器74LS175、优先编码器74LS148和四段数码管组成。首先介绍主要芯片的逻辑功能。
74LS175是常用的四D 锁存器，它的引脚图如图1所示，功能表如图2所示
图1
图2
74LS148是有八个输入端，三个输出端的优先编码器，它的功能是判断抢答选手的编号，并对编号进行编码。它的引脚图如图3所示，功能表如图4所示。
图3.74LS148引脚图
图4.74LS148功能表
四段数码管输出高电平有效，其引脚图如图5所示
图5
根据各芯片功能，画出抢答电路，如图6所示。
图6
抢答电路的工作原理：一开始，主持人开关置于0，74LS175处于锁存状态，任何选手抢答都去无效。此时74LS148的GS =1，EO=0，数码管所接受信号都为低频信号，所显示数字为0。当主持人宣布开始抢答，开关置于1，74LS175处于等待状态，当任意一个选手按下抢答按钮后，73LS175开始工作，与输入端对应的所接输出端为低电平，低电平经过74LS148编码后输出的是一组与输入对应的三位二进制数，反相后经过译码显示电路将对应的编号显示出来。将锁存器74LS175所接输出经过与非门后，在用反相器与高脉冲、计时器信号想与，则当74LS175输出中有一低电频时，74LS175锁存器将被锁存，即使其他选手再按动按钮，也不会再有输出。这样，一轮抢答完成，当主持人将开关置于0时，74LS175输出全为1，EO=0，使数码管灯全灭，并且74LS175进入锁存状态。等待下一轮抢答的开始。
5.2定时电路
本电路要求具有定时抢答功能，并且定时时间由主持人设定，因此要设设计定时电路。该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、四段数码管组成。
S192是具有置数和清零功能的同步十进制减计数器，其引脚图和功能表分别如图7和图8所示。
图7 74LS192引脚图
图8 74LS192功能表
定时电路如图9所示
图9
定时电路的工作原理：首先主持人根据题来确定抢答时间，在电路中科设定的时间为1-99秒，并通过74LS192的置数端将时间输入，抢答开始前主持人将开关置低电平，处于清零锁存状态，当主持人将开关置于高电平，即开始抢答，此时，由秒脉冲电路产生的秒脉冲信号进入74LS192，使芯片由预置数开始减计数工作，若没有选手抢答，一直减计数至00，产生报警，同时输出端13由高电平变成低电平，阻止了秒脉冲信号进入计数器，计数器停止工作。若计时期间有人抢答，则输入至U5中的抢答信号为低电平，与秒脉冲信号经过与门后，输出信号为低电频，将秒脉冲信号截断，74LS192停止工作，数脉管显示此刻时间，并不在改变。
5.3秒脉冲产生电路
为了准确地计时，本设计需要内部秒脉冲产生电路，即能产生周期为一秒的脉冲的电路。
555定时器是一种集模拟、数字于一体的中规模集成单路，其应用极为广泛。其引脚图如图10所示。
图10
如图11所示为用555设计的秒脉冲产生电路。
图
11
因为周期为一秒，所以频率是1赫兹。 所以555的3端输出的频率为：
f=1/t≈1.43/[(R1+2R2)C2] ≈1HZ
我们采用的电阻和电容值分别是:
R1=10KΩ，R2=10KΩ，C2=47uf,满足上式，即得到的是秒脉冲，该电路中，电容C1的作用是抗干扰
5.4报警电路
为设计合理，并且在实际应用中广泛应用，必须设计报警电路，该电路主要由555组成，电路如图12所示。
图12
图中555定时器用来构成多谐振荡器，震荡频率3端的输出脉冲频率为：
f ≈1.43/[(R3+2R4)C1]≈10000HZ
当有人在限定时间内抢答时，U14输出为高电频与计时电路中74LS192的13端相与，则当只有在有效时间内抢答，U16中输出才为高点频与高频脉冲信号相与后，报警器会响。U17一段接在主持人开关上另一端接在74LS192的13端相与，输出信号再与高频脉冲相与，则当主持人打开开关，且计时器至0时，报警器会响，此时即提醒抢答者再无法抢答。
5.5计分电路
所设计电路在实际中能广泛利用，需设计有效的计分电路。设计电路如图13所示
图13
计分电路主要有74LS192、四段数码管组成。由于计分电路直接接电源，则其一开始就显示为0，主持人除了有控制抢答开始键外，还拥有对抢答者回答是否正确而进行加分的按键。74LS192的UP 端一直接高电频，当主持人认为所抢答者抢答正确时，按
下其对应的加分键，则UP 端为低电平，产生一个脉冲信号，显示器上加1。而当主持人按下非抢答者的加分键时，器所按键对应者不加分。
5.6整体电路
所设计整体电路，如图14所示
图14
下面介绍抢答电路整体工作原理。
首先是各个选手分别对应的按钮编号是S1、S2、S3、S4，抢答后显示器上显示的分别是1、2、3、4。
然后是主持人对整个电路系统清零，将开关置于“清零”的位置，输出低电平，分为三路：一路输出到74LS175的使能端MR ，此时锁存器不锁存数据，所以抢答部分显示器全部显示为0，实现了清零，同时，使74LS175处于锁存状态；另一路低电平输出到计数器74LS192的PL 端，而CR 端也是低电平，所以使得对应显示器输出预置的数据；三是与U17与门相接，输出是低电平所以没有报警信号。
接下来主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片
74LS192的四个输入端P3、P2、P1、P0的高低电平来进行，即在所用开关上进行调节（可调节范围为1-99，但单独显示中，不能高于9，即调节不能超过1001）。当主持人将开关置于高电平位置后，输出为高电平，此高电平有三路方向：一路输出74LS175的MR 端；另一路输出到74LS192的PL 端，使其处于高电平而开始减计数；还有一路与计数器中十位的74LS192的13端相与，控制报警器。
当任意一个选手抢答时，四D 锁存器74LS175工作，与输入端相对应的输出端输出低电平，则锁存器输出的八位电平经8～3八位优先编码器编码输出的A1～A3再经反相后成为与输入信号相对应的三位二进制码，则显示器上显示对应的编号。此时，74LS175输出端信号全部经过与非后，产生一低电平信号并与脉冲信号相与，起到一截断作用，则产生所存功能，其他选手若再按动对应按钮也无对应输出，，即实现了抢答功能；同时，由于抢答端产生高电平，所有输出经过或门后产生一高电平，与高频脉冲信号相与后，产生一高频脉冲信号并进入报警器，驱动报警电路发出声响，即实现了发声提示的功能；同时，74LS175中有一输出端产生一低电平，74LS175所有输出端经过与非门后，产生一高电频，再经非门后为低电平，与秒脉冲相与后，产生一截断效果，即计数器停止工作，计时显示停止位此时时刻，并不再改变，即实现了暂停减计数使其记录抢答时间的功能；若没有选手按动按钮，则74LS175输出全为高电平，显示器上显示为0；若到定时部分计数器倒计时到00还无选手按动按钮的话，十位74LS192的13端输出低电平，将此输出低电平经反向器后与高频脉冲相与，使高频脉冲的脉冲刺激报警电路发声提示；当抢答者抢答成功，并回答正确后，主持人通过按键可在计分器上为器计分。 所设计电路完全实现所要求功能，并在要求功能的基础上，添加了报警功能及主持人为抢答者计数的功能。
6. 电路仿真
本次设计使用Proteus 软件进行仿真，本设计的抢答部分，定时部分，控制报警部分、计分部分及整体电路均可在Proteus 中得到满足设计任务要求的效果。使用这个软件的主要原因是应为，这个软件的仿真效果比较强大，能仿真多种情况，并且能直观的看出仿真结果，其次导线连接以及元器件的查找也比较方便。
结束语
本次设计有很多地方并没有达到完美的效果，因为很多地方的想法用当前所学的知识可能无法完全解决。
设计任务以及要求都完全实现了。这次课程设计时间虽然有点匆忙，并且有考试参杂在设计课程时间内，设计样本可能有些粗糙，但所有的功能都实现了，并在要求的基础上添加了许多功能。由于设计的并不完美，可能在实际中无法完全应用，是本次实验最遗憾的地方。希望在日后所学的课程中，能将不完美的地方合理补全。
由于这些天不停的设计与改动，对常用的芯片无论是从功能上，还是构造上都在了更深的了解，同时这是对理论上的一种实际应用，虽然没有实物，但是仿真结果是很理想的。在设计过程是一个小失误是很致命的，可能会导致整个电路的崩溃，但长时间的修改与不停的思考，终究克服了许多困难，合理的完成了设计。这也是对个人能力的一种加强。
本次设计获益良多，虽然时间短暂，但学会了很多。希望在日后的设计中，能有更多的时间以及基础做设计。
致谢
首先感谢老师在设计中给了很多宝贵的建议，并在设计中得到了体现。同时感谢同组者：鲍宏超、王琨给予的帮助。
参考文献
《数字电子技术基本教程》 阎石 清华大学出版社 《电路与电子技术实验》 电工电子实验中心
附录
1. 最总所需元件清单
按照方案二所设计电路，所需的全部元器件清单，如下表，包括计分器部分所需要的元器件
芯片资料
4. （主要是方案1中未介绍的芯片）
4.1 74LS48
七段数码管译码器驱动器
3.2 74L373 八D 锁存器
3.3 74LS148
8线－3线优先编码器
引脚图
真值表
3.4 74LS83
4位二进制全加法器
引脚图
真值表
附件1：
课 程 设 计
题 目
学 院
专 业
班 级
姓 名
指导教师
四路定时抢答器设计 自 动 化 自动化 自动化1105 黄 腾 龚
跃 玲
2013 年 7 月 2 日